模6计数器状态图,

数字电路中二进制同步计数器实验原理及过程
74ls161集成计数器电路(2,3,4,6,8,10,60进制计数器)
16位二进制加法计数器 csdn
构成加减可逆计数器对可编程计数器74ls161的状态输出进行逻辑修改
在计数器达到虚框所示预定的状态后,立即复位(按照道理6进制应有0~5不